cmos门电路输出结构

门电路的三态

高电平1，低电平0，高阻态（就是高阻抗，电阻很大，相当于引脚悬空或者开路），高阻态的意义在于实际电路中不可能断开电路。

三态电路的输出逻辑状态的控制，是通过一个输入引脚实现的，三态门都有一个EN控制使能端，来控制门电路的通断。 可以具备这三种状态的器件就叫做三态器件。当EN有效时，三态电路呈现正常的【0】或【1】的输出当EN无效时，三态电路给出高阻态输出。